

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

31017 U.S. PRO
09/809181
03/16/01

List and Copies of Prior Art

(Japanese Patent Application No.2000-238814(2000))

Prior Publications

- (1) "Nikkei Microdevice" (p.38 to p.64) issued by Nikkei BP, Ltd.
(February 1998)
- (2) "Nikkei Microdevice" (p.164 to p.167) issued by Nikkei BP, Ltd.
(April 1998)

特集

次世代LSI実装技術

誰でも使えるOSDを実現

次世代を担うLSI高密度実装技術は、CSP (chip size package) が大きく先行した。チップ寸法に実装面積を縮小できる「チップ・サイズ実装」のうち、ヘア・チップ実装とCSP実装の開発が進んでいたが、ここへ来てCSP実装が普及に向けて本格的に動き始めた。問題だったCSPの接続信頼性の確保と低コスト化を解決するメドが立ってきたからである。CSPはもはや誰でも当たり前に使えるようになった。(朝倉博史、金勝教)

目次

Part 1 ● ビジネス

爆発的に普及するCSP、PCと民生への搭載を狙う 40
2000年に1.5億個/月の規模へ

Part 2 ● テクノロジ(信頼性)

構造を改良したCSPで接続信頼性をクリア 48
半田バンプの強度を向上、構成材料を最適化

Part 3 ● テクノロジ(コスト)

価格対性能比に優れた新型基板の量産スタート 56
製造方法の改善で実現


Part 4 ● プロダクト

世界初のCSPディレクトリ、本誌が徹底調査 60
製造装置、部品・材料の開発が進展

■ 略語一覧 (ABC順)

ASIC: application specific integrated circuit
BCC: bump chip carrier
BGA: ball grid array
BLB: beam lead bonding
BLP: bottom leaded plastic
CSP: chip size package
DRAM: dynamic random access memory
FBGA: fine pitch ball grid array
FCBGA: flip chip ball grid array

LGA: land grid array
QFN: quad flat non-leaded package
QFP: quad flat package
SOC: small outline c-leaded package
SON: small outline no-lead
TAB: tape automated bonding
TGA: transformed grid array
TSOP: thin small outline package
LSI: large scale integrated circuit
WLB: wire bonding



CSP
ベア・チップ実装
携帯機器
パソコン

次世代LSI実装技術
誰でも使えるCSPを実現

Part 1

ビジネス

爆発的に普及するCSP PCと民生への搭載を狙う

2000年に1.5億個/月の規模へ

次世代LSI実装技術の「チップ・サイズ実装」は、CSP (chip size package) 実装が先行した。

「チップ・サイズ実装」とは、LSIの実装面積をチップ寸法に縮小できる技術である。

この実現手段としてベア・チップ実装とCSP実装がある。

ベア・チップよりCSPの方が使いやすいことから、CSP実装が普及に向けて急激に動き始めた。

しかも、ここへ来て接続信頼性確保と低コスト化という課題をCSP実装はクリアした。

1997年後半から携帯電話へCSPの搭載が本格化している。

1999年以降はパソコン、デジタル民生という巨大市場への爆発的な広がりを期待できる。

次世代LSI実装技術である「チップ・サイズ実装」がCSP (chip size package) 実装の本格化によって普及し始めた。1997年後半から携帯電話への搭載が始まり、次はパソコン(PC)を狙うという勢いだ。LSI各社が計画するCSP出荷数量を合計すると、2000年に1億5000万個/月と膨大になる。1997年の約10倍である(図1)。

CSPの方が使いやすい

これまでチップ・サイズ実装には、ベア・チップ実装とCSP (chip size package) 実装の二つが挙げられてきた。ベア・チップ実装はベア・チップのままマザー・ボードに接続する技術である。CSP実装はチップ寸法のパッケージであるCSPに組み立ててからマザー・ボードに接続する技術である。両方ともチップに近い寸法まで縮小でき、いずれが本命かという論争が繰り広げられてきた。

ところが1997年後半、ユーザーである機器メーカーが量産機種に適用した際、ベア・チップよりCSPの方が使いやすいことがわかった。ベア・チップはチップを保護するものが何も無く、取り扱いに注意が必要になる。実装装置は特別仕様になり、クリーン・ルームの設備が必要になる。さらに、ベア・チップを入手するには、LSIメーカーがベア・チップの品質を保証する体制を整えている必要がある。これを実現しているLSIメーカーは現状では極めて少ない。一方、CSPは「ほとんど既存設備で対応できる」(日本ビクタービデオ事業部生産技術部)。しかもCSPは従来パッケージと同様の品質保証体制で済む。

さらに、ここへ来てCSP実装が抱えていた接続信頼性やコストの問題を解決する技術開発が大きく進展した。製造装置、部品・材料といった周辺のインフラストラクチャも充実してきている。この結果、大半の機器メーカ

ーがCSP実装を使える環境が整った。ペア・チップ実装は、協力できるLSI製造部門を社内を持つメーカーに限られているのが実情である。機器メーカーの間では「早くCSP実装を使いたい」という見方が大勢を占めている。

こうしたCSP実装への要求に対応して、LSI各社はCSPを採用したデバイスの品ぞろえを急いでいる。米インテル社 (Intel Corp.) は携帯電話向けを中心とするフラッシュ・メモリーに「今後、全面的に採用していく」と意欲的だ。松下電子工業は「1997年は100万個/月の規模だが、2000年には2000万個/月に拡大する」とまで明言している。

CSP市場● 携帯電話向けLSIからスタート

CSP市場の牽引役は二つある。一つが携帯電話向けLSIである。1997年後半からCSPの採用が本格化した。もう一つがPC向けDRAMとデジタル民生機器向けLSIへの採用である。1999～2000年に実現する可能性が高い。

携帯電話向けLSIがCSP市場を牽引

携帯電話向けLSIへの採用は、CSPが市場を形成する足がかりになった。

1996年秋にNTT移動通信網 (NTTドコモ) が重量93gと初めて100gを切るデジタル携帯電話を発売し、小型・軽量化競争に火がついた (図2)。ハードウェアの製造メーカーは松下通信工業であり、この携帯電話はヒット商品になった。「ワイシャツの胸ポケットに入れて違和感がなかった。当時ほかに実現できたメーカーは無かった」 (松下通信工業企画部)。この製品に対抗して1g軽い92gの携帯電話がNECから登場した。こうした100gの攻防ではCSPが採用されていない。

ところが次の小型・軽量化競争でCSPの採




図1 ●CSPの市場が急成長
出荷数量はLSI各社の計画を基に本誌が算定した。一部に本誌推定を含む。1997～1998年に携帯電話向けLSIで大市場を形成する。1999～2000年にDRAM、高速のデジタル民生機器向けLSIへの採用で市場が急激に拡大する。

用が本格的に始まる。1997年夏に83gの富士通製携帯電話が出た。ここにCSPを採用したフラッシュ・メモリーが搭載された。1997年秋には松下通信工業が79gまで軽量化した。同社はこの携帯電話に、マイコンとフラッシュ・メモリーに各1個、RF部に3個、合計5個のCSPを採用した。「CSPの採用による高密度実装技術は欠かせなかった」 (松下通工) と説明する (図3)。1998年以降はさらに小型・軽量化が進み、近いうちにCSPを搭載した70g前後の携帯電話が登場すると見られる。

PC、民生へ応用が拡大

期待しているPC向けDRAMやデジタル民生機器向けLSIへの採用はCSP市場の爆発的な拡大につながる。この用途にはLSIの小型・軽量化と高速化の二つの側面がある。

小型・軽量化の要求は、PCの携帯性を重視する機種において強い。CSPは実装面積を従来の1/4～1/10に縮小できる。また、CSPの中には積層しやすい方式があり、DRAMに採用すると小型で大容量のメモリー・モジュールを実現できる。





図2●携帯電話の小型・軽量化競争の激化に伴ってCSPを本格的に採用
小型・軽量化の著しいデジタル携帯電話の例を挙げた。いずれもNTT移動通信網
(NTTドコモ)が製品発表している。1998年以降の推移は本誌推定。

図3●CSPを採用して79g
の小型・軽量化を実現した
NTT移動通信網 (NTTド
コモ) の携帯電話「P205
HYPER」

マイコン、フラッシュ・メモリー、各1個とRF部の3個の合計5個のLSIにCSPを採用し、実装面積を縮小した。このほかに、LSIの集積化や回路変更による部品点数の削減、低消費電力化による電池寸法の小型化などによって小型・軽量化を実現した。松下通信工業製。



高速化の要求は、LSI性能向上の必然の方向である。CSPはパッケージ内部の配線長が短く、インダクタンスが小さい。高速化に対して有利である。電源/接地ピンの実効インダクタンスで比較すると、従来のQFP (quad flat package) が3~6nH、TSOP (thin

small outline package) が1.5nHに対し、CSPは0.5nHと小さい。「動作周波数が200MHz以上になると従来のパッケージでは雑音対策で苦勞することになる」と日立製作所のパッケージ開発部門は指摘している。

こうした理由から、PCに搭載されるDRAMの動作周波数が200MHz以上になる1999年以降、DRAM向けパッケージの主流がCSPになる可能性が高い。実際、米ラムバス社 (Rambus Inc.) は「ダイレクトラムバスDRAM」にCSPの採用を決めた。また、MPEG処理や3次元グラフィックス処理といった高速のデジタル信号処理が要求されるデジタル民生機器向けLSIでも同様に、CSPは必須との見方が増えている。

メーカー戦略●

異なるCSP構造で業界標準を狙う

LSI各社は、メモリー向けの少ピン品からASIC向けの多ピン品に至るまで、CSPの品ぞろえを急いでいる (表1)。

100ピン以下はWB型か「μBGA」型

100ピン以下の少ピンCSPは、各社とも製品化に積極的である。中でも数量で圧倒的に増えそうなのが、ワイヤー・ボンディング (WB) 型CSPと、「μBGA」型CSPである。

ワイヤー・ボンディング型CSPは、既存のBGA (ball grid array) の延長上の技術でCSPを組み立てるモノである。チップをポリイミド基板上にワイヤー・ボンディングで接続し樹脂封止する。既存の設備や技術を流用でき、コストが安いことが特徴である。シャープ、日本テキサス・インスツルメンツ (TI) が他社に先駆けてこの構造を採用した。フラッシュ・メモリーを中心にすでに携帯電話への搭載が本格化している。さらに、富士通、ソニー、日立製作所、東芝、ローム、沖電気工業など各社が追従して採用し始めた。

ヒット商品を続出した生産現場に CSPを駆使した小型・軽量化がある

日本ビクターがデジタル方式カメラ型VTRのヒット商品を相次いで出している。CSP (chip size package) の採用が大きく貢献した。

秋葉原の家電量販店で日本ビクター製の「ヒット商品」の札が付くことが多くなってきた。かつては、ソニー、松下電器産業、シャープの製品が売れ筋だったが、最近ではこれに日本ビク

ター製が加わり、他社製品を圧倒し始めている。


こうした変化を遂げたのは、製品がいずれもCSPを採用して小型・軽量化にこだわったからである。「GR-DVX」に6個のCSP、「GR-DVL」に4個のCSPを搭載した(図A)。

日本ビクター社内の生産現場でもCSPに対する評判は高い。「狭ピッチの


QFP (quad flat package) に比べて実装歩留まりが高く、使い勝手が良い。今後もドンドン採用していきたい」(日本ビクタービデオ事業部生産技術部)と説明する。

ただ一方で、CSPをもっと使いやすくするためには「LSI各社のCSPの寸法や端子ピッチなどを早く標準化すべき」(同社)と指摘する。寸法や端子ピッチが変わってしまうと、CSPの基板上の評価に最低2カ月はかかってしまうからだ。場合によっては製品の市場投入の好機を逃しかねない。

図A CSPを搭載し小型・軽量化を実現したデジタル方式カメラ型VTR「GR-DVL」4型(対角10cm)の液晶パネルを搭載し、小型・軽量化を実現した。(a)。マザー・ボード上には0.8mmピッチのセラミックCSP3個と0.8mmピッチの樹脂基板を採用したCSP1個の合計4個のCSPを搭載している。(b)。



(a) デジタル方式カメラ型VTRの外観



(b) CSPを搭載したマザー・ボード


μ BGA型CSPは、米テセラ社(Tessera, Inc.)が開発したCSPである。CSP内部に応力緩和機構を内蔵したことが特徴である(図4(a))。インテルが、フラッシュ・メモリー向けに採用した(p.45の別掲記事参照)ほか、ラムバスもダイレクトRDRAMのパッケージとして数あるCSPの中から μ BGAを選択している(p.46の別掲記事参照)。さらに、日立、ソニー、韓国サムスン電子(Samsung Electronics Co., Ltd.)、韓国LGセミコン(LG Semicon Co., Ltd.)など合計15社がテセラからライセンス供与を受けており、大半が μ BGA

の量産体制を整えている。


これらとは別に少ピン対応で注目すべき動きがある。富士通のSOC (small outline c-lead) (図4(b))とLGセミコンのBLP (bottom leaded plastic) である(p.47の別掲記事を参照)。富士通は現在、少ピン対応としてSON (small outline no-lead) を量産しているが、SOCはその技術に応用したモノである。SOCとBLPはいずれも3次元的に積層しやすい構造になっている。2段重ねにしても従来のTSOP (thin small outline package) の1個分と同等の高さに収まる。DRAMを搭載

図4 LSI各社のCSP


米インテル社はフラッシュ・メモリーに「 μ BGA」を適用した(a)。富士通は積層できるSOCを開発した。16MビットシンクロナスDRAMを44個搭載した176Mバイトのメモリー・カードを実現できる(b)。NECは多ピン対応が可能なCSPの技術供与を始める(c)。松下電子工業は唯一セラミック基板を使ったCSPを量産化している。組み立てビジネスを強化していく(d)。




(a) インテルのCSPを採用したフラッシュメモリー



(b) 富士通のCSPを採用したDRAMモジュール



(c) 技術供与を始めたNECのCSP



(d) 組み立てビジネスを強化する松下電子工業のCSP

したメモリー・カードやメモリー・モジュールの分野で大きな市場を期待できる。

多ピン対応も視野に業界標準目指す

一方、少ピンから多ピンまですべてを視野に入れたCSPを目指すところが、NECと松

下電子工業である。特にASICやマイコンなどワイヤー・ボンディング型CSPや μ BGAでは対応が難しい100ピンを超える売れ筋のLSIへの適用を狙う。

NECは、ポリイミド基板のスルー・ホールをCuメッキで埋め込み、それをさらに成

表1 ●各LSIメーカーの代表的なCSP

各社の公表データ。WBはワイヤー・ボンディング、FCはフリップチップ、BLBはビーム・リード・ボンディング。このほかに富士通は「FBGA」、 μ BGA、FC-BGA、BCC、SOC、松下電子工業は「QFN」、NECは「FPBGA」、「モールドBGA」、ソニーは「NT-CSP」、FBGA、日立

メーカー名	富士通	シャープ	日本TI	松下電子工業	NEC	ソニー	日立製作所
名称	「SON」	——	「Micro Star BGA」	——	「D ² BGA」	「TGA」	「 μ BGA」
パンプ・ピッチ(mm)	0.5	1, 0.8	0.8, 0.65, 0.5	1, 0.8	0.8, 0.5	0.8, 0.5	0.8, 0.75, 0.5
内蔵基板の種類	リードフレーム	ポリイミド	ポリイミド	セラミック	ポリイミド	有機樹脂	ポリイミド
チップの接続方法	WB	WB	WB	FC	スルー・ホール	FC	BLB
チップの電極配列	周辺、センター	周辺	周辺	周辺、面	すべて可能	周辺、面	周辺
チップ周囲の寸法(mm)*	0.6	——	1	0.4	0.5	1	0.3, 0.5
価格(円/ピン)	回答なし	回答なし	QFPと同等を狙う	回答なし	QFPと同等	1	回答なし
主な適用LSI	フラッシュ	フラッシュ	DSP	ロジック	ロジック	ロジック	メモリー
量産開始時期	量産中	1996年8月	1996年5月	量産中	1996年5月	1996年春	1998年3Q

ユーザーの小型化の要求に応え 「μBGA」をフラッシュに採用



Intel Corp.
Package Development
Engineering Manager
Deborah Kaller氏

フラッシュメモリのパッケージとして「μBGA」を導入した。これによって小型・軽量化を進めたい機器メーカーの要求に対応できる。

小型・軽量化が進む携帯機器の市場は爆発的に成長している。機器メーカーは、できるだけ小型で軽量の機器を設計可能にするソリューションを求めている。次世代パッケージには、これに加えて低価格化と信頼性確保が要求される。

μBGAはこうした要求を満足する。外形はチップとほぼ同等の寸法で、場合によってはTSOP (thin, small out-

line package) の20%に面積を縮小できる。しかも0.75mmピッチの端子に設計することによって、一般的な配線ルールのプリント基板に実装できる。

すでにμBGAを使ったフラッシュメモリの量産を始めた。今後は世界中にμBGAの量産工場を建設する計画である。近い将来、月産100万個以上の規模になる。μBGAの量産化が遅れたという指摘があるが、そのようなことはない。予想以上に需要が拡大したために一部製品が行き渡らない状況が生じ、そのような誤解があったのだろう。(談)

長らせてバンパを作り、そのバンパをチップに接続する方法を開発した(図4(c))。こうしてできたスルー・ホール型CSPは、半田バンパをチップの真下だけではなく、その周囲にも配置できる。μBGAではチップの端でリード接続するため、それがジャマになってチップ周囲に半田バンパを配置しにくい。NECのCSP構造ではこうした設計上の制限がないため、「多ピン化が容易」(NEC)と言う。NECはこのCSP構造をサムスン電子など他社に技術供与する予定である。

松下電子工業は、セラミック基板にチップをフリップチップで接続したCSP構造を開発した(図4(d))。セラミック基板は、多層化しやすくビアの直上にビアを配置できる。このため、「チップが多ピン化しても基板寸法を大きくせずに配線できる」(松下電子工業)。さらに、チップ上のAuバンパを面配置に形成できるため、周辺配置しか対応できないワイヤー・ボンディング型CSPに比べて、多ピン化しやすい。松下電子は、他社のチップを受け入れてCSPを組み立てるビジネスを

は「T-TFBGA」、「P-TFBGA」、東芝は「μBGA」、「P-FBGA」、三菱電機は「FBGA」、ロームは「TFBGA」、沖電気は「TAB-BGA」、「FC-BGA」、「WB-BGA」、「WB-LGA」、現代電子はシンクロナスDRAM向けの開発品をそれぞれ品ぞろえしている。*はチップの端からはみ出したCSPの端までの距離。

	東芝	三菱電機	ローム	沖電気工業	米インテル	米LSIロジック	韓国サムスン電子	韓国LGセミコン	韓国現代電子
	—	「FBGA」	「FBGA」	「μBGA」	「μBGA」	—	—	「BLP」	「μBGA」
0.5	0.8, 0.75	0.8	0.8	0.8, 0.75	0.75	0.8, 0.5	0.75	0.8, 0.65, 0.5	0.75, 0.65
	ポリイミド	ガラス・エポキシ	ポリイミド	ポリイミド	ポリイミド	フレキシブル	ポリイミド	リードフレーム	ポリイミド
	WB	WB	WB	BLB	BLB	リード	---	BLB	WB
	周辺、センター	周辺	周辺	周辺、面	周辺	周辺	周辺、センター	センター	周辺
	0~0.3	1	1	0.5	0.5	回答なし	0.3~0.5	0.6	回答なし
	回答なし	回答なし	回答なし	1.8	回答なし	QFPとBGAの間	回答なし	TSOPの90%	2以上
	DRAM	メモリー	ASIC	メモリー	フラッシュ	ASIC	DRAM	DRAM	SRAM
	1998年後半	1997年10月	量産中	1999年4月	1997年6月	1998年2月	1998年1Q	1997年3Q	1998年2Q

「ダイレクトRDRAM」に「μBGA」を推奨、高速特性で有利



Rambus Inc.
Member of Technical Staff
Nader Gamini氏


われわれは、「ダイレクトラムバスDRAM (RDRAM)」のパッケージとしてCSP (chip size package) の一種である「μBGA」を選んだ。

今回、CSPの採用を決めた理由は、主に高速動作に対する電気特性が向上

することにある。ダイレクトRDRAMは1ピン当たりのデータ転送速度が800Mビット/秒に達する。雑音の影響を受けずに動作させるには、接続端子が短いCSPを使う必要があった。


数あるCSPの中でμBGAを選んだ理由は、温度サイクルに対する接続信頼性が高く、しかも従来のTSOP (thin small outline package) と同等のコストを実現できると判断したからである。μBGAの接続信頼性の高さは米インテル社 (Intel Corp.) が高く評価してい

る。フラッシュ・メモリーに採用して大規模な量産を始めており、大幅な低コスト化を期待できる。さらに、ライセンスを受けている製造メーカーが多く、十分な供給体制を期待できることでも有利である。(談)



図B ●CSP採用の「ダイレクトRDRAM」 「μBGA」を採用し、メモリー・モジュールとして試作した。

図5 ●QFPと同様にCSPを使いこなす
パッケージ側の工夫で高信頼性を確保、マザー・ボード側の工夫で低コスト化を実現した。



強化していく。同社の計画では、生産規模を1999年に1000万個/月、2000年には2000万個/月に拡大し、その1/3を組み立てビジネスに当てる。

CSPの抱えていた問題を解決

CSPを機器メーカーが次々と採用できるようになった背景には、高信頼性を確保できるパッケージ技術と低コスト化を実現できるマ

ザー・ボード技術がそれぞれ確立されたことがある (図5)。

かつてCSPが使いにくいとされた大きな理由は、CSPとマザー・ボードとの接続信頼性が十分でない、CSPを採用するとコストが高くなる、ということだった。接続信頼性を改善するために機器メーカーは様々な工夫が必要だった。これはパッケージ側に問題があったからである。一方、CSPの利用でコストが

DRAMへの適用に積極的な韓国勢 1998年からCSPの量産を本格化

韓国大手LSI 3社は、主力のDRAMにCSP (chip size package) を積極的に採用する方針である。サムスン電子 (Samsung Electronics Co., Ltd.)、LGセミコン (LG Semicon Co., Ltd.)、現代電子産業 (Hyundai Electronics Industries Co., Ltd.) は、いずれもCSPの採用理由として、実装面積を小さくできる点と、電気特性が優れている点を挙げている。

サムスン電子は、「1998年中にCSPを採用したDRAM製品を量産化することを目標に開発を進めている」(同社 Package Development Team) と言う。「携帯型パソコン (PC) やPDA (personal digital assistants) といった携帯機器が本格的に普及し始める時に合わせて、CSPをDRAMに採用するタイミングを決める」(同社) とする。量産規模は今のところ未定としている。



採用するCSPの種類としては、米テセラ社 (Tessera, Inc.) から技術ライセンスを受けた「 μ BGA」と自社開発品の2つのCSPを候補に挙げている。パッケージング・テスト技術を確認することが、今後の大きな課題という。

LGセミコンは、1998年に64MビットDRAMや、64Mを2個積層したスタック型のCSPを使った128M DRAMを

量産する (図C)。同社は1997年第3四半期にCSPを採用した16M DRAMの量産を始めており、これを含めて1998年のCSPの生産規模は「月産80万~100万個になる見込み」(同社) である。2000年には「市場によるが、月産500万個程度に引き上げる」としている。

CSPの種類としては、独自に開発した「BLP (bottom leaded plastic)」と、 μ BGAを採用する。 μ BGAはダイレクト・ラムバスDRAM (RDARM) 向けが中心になる。「1991年にBLPの開発に着手しているが、ここへ来てCSPの需要がハッキリ見えてきた」(LGセミコン Advanced Packaging Group Manager のYong-Gon Kim氏) と言う。

図C●LGセミコンが開発したBLPを使ったDRAMのモジュール。写真の上段にあるのがBLPを採用したDRAMモジュール。写真の下段がTSOPを採用したDRAMモジュール。BLPの採用によって2倍の実装密度を実現した。



上昇した主な理由は、CSPを実装できる高密度配線のボードで安価なものがなかったからである。

ここへ来て、CSP構造の改良が進んだこと


と、価格対性能比の高い新型基板が登場したことによって、これまでCSP実装が抱えていた問題を解決できるメドが立ってきた。

(朝倉 博史)

LGセミコンはこのBLPを業界標準として広く普及させようとしている。富士通が開発したSON (small outline, no-lead) とのパッケージ仕様のデザイン・ガイドを共通化し、JEDEC (Joint Electron Device Engineering Council) にUSON (ultra-thin small outline no-lead) と総称して標準化を提案している。

現代電子産業は、「ダイレクトラムバスDRAM (RDARM)」向けに μ BGAの開発を進めている。また、「ダブル・データ・レート (DDR) の64Mビット・シンクロナスDRAM (SDRAM) や、256M SDRAMにおいてユーザー側のCSPに対する関心が高い。これに対応するため、独自のCSPの開発を進めている」(同社先行技術研究所パッケージ研究室)。CSPのコストがTSOPに比べて高くなる点が今後の大きな問題という。量産規模、時期については現段階で未定ではある。(金勝教)





CSP
信頼性
マザー・ボード
半田バンプ

次世代LSI実装技術
誰でも使えるCSPを実現

Part 2

テクノロジー(信頼性)

構造を改良したCSPで 接続信頼性をクリア

半田バンプの強度を向上, 構成材料を最適化

CSP (chip size package) 実装普及のネックの一つだった接続信頼性の問題が解決されてきた。

従来のパッケージは、マザー・ボードに接続した際に熱膨張差による応力を容易に緩和できた。

一方、これまでのCSPは接続端子が小さな半田バンプであり動きにくいいため、

CSPとマザー・ボードの間で発生した応力を緩和しにくかった。

この問題に対し、LSIメーカーはCSPの構造を改良し、要求される接続信頼性をクリアした。

ユーザーである機器メーカーは、信頼性確保のために特別に工夫する必要はなくなった。

接続信頼性の要求が厳しいDRAMに適用することも可能になった。

CSP (chip size package) の接続信頼性が向上した。ユーザーである機器メーカーは、CSPを使う際に特別な工夫をしたり、CSPの適用範囲を制限したりする必要がなくなった。(図1)。

従来のCSPはマザー・ボード上に接続した後温度サイクルを繰り返すと、接続不良が早く生じていた。基本的に端子ピッチが狭くなると半田バンプの接触面積が小さくなって接続強度が弱くなり、不良が発生しやすい。このため、端子ピッチを0.75mm以上に広げて接触面積を大きくする必要があった。場合によってはCSPとマザー・ボードの間にアンダーフィルと呼ばれる樹脂を封入し、固定しなければならなかった。

ここへ来てLSIメーカーによってCSP側の改良が進んだ。端子ピッチを従来の0.75～0.8mmから0.5mmに狭めたCSPで、アンダーフィルを使わずに十分な接続信頼性を得る

ことができるようになった。狭ピッチ化した方がよりチップ寸法に近くなる。さらに、信頼性の要求仕様が厳しいパソコン向けDRAMを始めとする様々な分野にCSPを適用することが可能になった。

QFPとは事情が異なる

CSPは、QFP (quad flat package) など従来のパッケージに比べて接続信頼性を確保することが基本的に難しかった。

LSIをマザー・ボードに搭載して機能させる場合、Siチップと樹脂製マザー・ボードの間で必ず熱膨張差が生じる。チップの熱膨張係数は $3 \times 10^{-6}/^{\circ}\text{C}$ 、マザー・ボードの熱膨張係数は $15 \sim 16 \times 10^{-6}/^{\circ}\text{C}$ と、約5倍の開きがある。これらの熱膨張差で生じる応力を基本的にはパッケージ側で緩和しなければならない。

従来のQFPはリードフレームがS字形状に




図1 マザー・ボード上でのCSPの接続信頼性が向上
接続信頼性の観点から構造を改良したCSPの登場によって半田バンプ・ピッチが狭まり、アンダーフィルが不要になる。要求される信頼性レベルの高いDRAMなどに広く適用されるようになる。

曲がって動きやすかったために応力を十分緩和できた。ところがCSPは小さな半田バンプで固定するために応力を緩和しにくい。しかもBGA (ball grid array) に比べて狭ピッチで半田バンプ接続部の接触面積が小さくなるため接続強度が弱い。このためCSPでは接続信頼性を高める特別な工夫が必要になる。しかもCSP単体の評価では不十分で、基板に接続し組み合わせた状態での評価が必須になる。従来のQFPでは、接続信頼性の心配がほとんどなかったため、パッケージ単体の信頼性が高ければ十分だった(図2)。

ここへ来てLSI各社は、それぞれが開発したCSP構造に改良を加え、十分な接続信頼性を確保できるようにした。その典型的な例として、大きく四つのCSP構造がある。ワイヤー・ボンディング型CSP、セラミック型CSP、スルー・ホール型CSP、「μBGA」型CSPである(図3)。

以下、各CSPによって得られた信頼性データとCSP構造の改善策を説明する。

ワイヤー・ボンディング型CSP● 半田バンプの強度を改善

ワイヤー・ボンディング型CSP^①は4種類のCSPの中で最も単純な構造である。チップをポリイミド基板にワイヤー・ボンディング




図2 ●CSPは構造的に応力を緩和しにくい
QFPはS形状のリードフレームが接続端子だったため、応力の緩和が容易だった(a)。CSPは、小さい半田バンプで接続するため応力を緩和しにくい(b)。





で接続し樹脂封止する方式である。

電極面積を最適化

日本テキサス・インスツルメンツ(TI)は、0.5mmピッチと狭い端子ピッチの場合でも-25~+125℃の温度サイクルを1000回繰り返しても接続不良が出ないようにした。従来に比べて1ケタ寿命が長い(図4)。

これを実現するために同社は、半田バンプの接触面積と半田バンプの材質を最適化し、接続強度を向上させた。一般にCSPをマザー・ボードに接続した際、半田バンプはCSP

① ワイヤー・ボンディング型CSPのことをFBGA (fine pitch ball grid array) と呼ぶ場合もある。

タイプ	構造	特徴	主な採用LSIメーカー
ワイヤー・ボンディング型 CSP		<ul style="list-style-type: none"> ▷ 低コスト ▷ 100ピン以下の少ピンが対象 ▷ チップ表面を樹脂で保護 ▷ 外形寸法がやや大きい 	シャープ、日本TI、富士通、日立製作所、東芝、ソニー、ローム、沖電気工業、米LSIロジック
セラミック型 CSP		<ul style="list-style-type: none"> ▷ 耐湿性が良好 ▷ 半田バンパが無い ▷ 多ピンに対応可能 ▷ 実装高さが低い 	松下電子工業
スルー・ホール型 CSP		<ul style="list-style-type: none"> ▷ チップ側のバンパ形成が不要 ▷ 既存のTAB設備を流用可能 ▷ チップ外側の半田バンパの配置が容易 	NEC 韓国サムスン電子
「μBGA」型 CSP		<ul style="list-style-type: none"> ▷ 応力を緩和する複雑な構造 ▷ 材料開発で工夫が必要 ▷ チップ外側の半田バンパの配置が困難 	米インテル、日立製作所、ソニー、韓国サムスン電子、韓国LGセミコン、韓国現代電子産業

各構成によって信頼性確保のためのアプローチの仕方が異なる。松下電子工業のセラミック型CSPだけ半田バンプが付いていない。スルー・ホール型CSPは、NECが韓国サムスン電子など他社に技術供与する予定である。「μBGA」は米テセラ社の商品名。





図4 ワイヤー・ボンディング型CSPの電極寸法を最適化して接続信頼性を向上
電極寸法を最適化することによって (a)、温度サイクル寿命が延びた (b)。日本テキサス・インスツルメンツのデータ。


側の電極とマザー・ボード側の電極の両方に接触することになる。接続不良の大半はこうした接触界面付近に発生したクラックによって生じる。寿命を延ばすには半田バンプの接

触界面の強度を上げれば良い。

日本TIはこれを実現するために、半田バンプが接触する電極面積がCSP側とボード側で等しくなるように最適化した。いずれかー



(a) 温度サイクルに対する信頼性の改善



(b) マザー・ボードの曲げに対する信頼性の改善

方が小さいとその界面の強度が弱くなり、そこに応力が集中し早くクラックが生じる。均等だと結果的に寿命が長くなる。「マスクを使って電極面積を制御することが重要」(同社)としている。さらに、日本TIは半田に添加物を加えてクラックの進行が遅くなる半田素材を開発した。

ダミー端子を追加

同様にワイヤー・ボンディング型CSPを採用するシャープは、別の方法で温度サイクル寿命を1ケタ延ばした。

同社は、CSPの四隅に電気的には接続していないダミーの半田バンプを補強として追加した。CSP内のチップとマザー・ボードとの熱膨張差によって基本的には全体がたわむ。この時、CSPの中心から最も離れた四隅に最大の応力がかかる。実際に温度サイクル試験では四隅の半田バンプから接続不良になるケースが多い。このため、四隅の半田バンプをダミー端子にしておくと、接続が外れても不良にはならない。

この方法は当然、ボードの機械的な曲げ試験に対しても効果的だった。携帯電話で押しボタンの裏側にCSPを配置したい場合、こう

したボードの曲げ試験に強いことが有利に働くと説明する。(図5)。

Auメッキ厚を薄くしプラズマ処理

周辺の要素技術としてワイヤー・ボンディング型CSPの信頼性を向上する提案が出ている。九州松下電器はCSPに内蔵するポリイミド基板のプラズマ表面処理技術を開発、半田バンプの強度を向上できることを示した。

ワイヤー・ボンディング型CSPでは、ポリイミド基板のCu電極上にワイヤーを接続するためにNiとAuの2層メッキを施す。Auメッキ層は基板裏面の半田バンプを付ける電極上にも形成されてしまうが、Auがある一定以上の割合に増えると半田のSn成分と化合物が出来てしまう。この化合物が半田バンプの強度を下げ、温度サイクルに対する信頼性を低下させる原因になる。CSPの端子が狭ピッチになり半田バンプが小さくなるほどAuの含有率が高まりやすくなり、こうした傾向が強くなる(図6)。

そこで、Auを薄くして含有率を減らすと良い。一般的な電解メッキでは0.5μm厚だが、無電解メッキの一種であるフラッシュ・メッキを使うと0.05μm厚に薄くなり、Auの

図5●ワイヤー・ボンディング型CSPにダミー端子を追加して接続信頼性を向上
電氣的に接続しないダミー端子を追加することによって、温度サイクルに対する寿命(a)とマザー・ボードの曲げに対する寿命(b)をそれぞれ1ケタ延ばした。シャープのデータ。

図6 Auの含有率の増加で半田バンプのせん断強度が低下

フラッシュ・メッキの採用によってAuの含有率(a)を減らし、半田バンプのせん断強度の低下を抑えることができる(b)。この場合、熱履歴で表面に析出したNiをプラズマ処理で除去する必要がある。九州松下電器はこのプラズマ処理装置の販売を開始した。九州松下電器のデータ。







図7 セラミック基板の薄型化によって接続信頼性を向上

セラミック基板(a)を薄くすると反りやすくなり、応力を緩和できると松下電子工業は説明する(b)。松下電子工業のデータ。



含有率を減らせる。ところが、これだけでは十分ではない。Au層が薄い場合、製造工程の途中で熱履歴を受けると下地のNiが表面に析出し、ワイヤー・ボンディングできなくなるからである。九州松下は、析出したNiをプラズマで除去することによって解決した。同社はこの技術を提案するとともにプラズマ処理装置をLSIメーカーに売り込む。

セラミック型CSP ● セラミック基板を薄型化

次に単純なCSP構造がセラミック型CSPである。CSP内部でセラミックの多層基板上にフリップチップで接続したモノである。

セラミック型CSPを唯一量産化しているのは松下電子工業である。他社が選択しない理

由は、「CSPとマザー・ボードの接続信頼性を本当に確保できるか不安」(大手LSIメーカーのパッケージ開発部門)と見ているからである。一般的な見方として、CSP内部にセラミック基板を使うと、CSPとマザー・ボードの熱膨張差が大きくなるため、マザー・ボード上の接続信頼性の確保が難しくなる。一方、CSP内部が樹脂基板の場合はチップと樹脂基板の熱膨張差が大きくなるが、CSP内部の問題になるためCSP構造の工夫で対処しやすい。こうしたことから、樹脂基板を採用するLSIメーカーが多い。

これに対して松下電子は、マザー・ボードとの接続信頼性についても問題ないとしている。セラミック基板の厚さを薄くすることによって基板が柔軟になり、熱膨張差によって

生じた応力を緩和できると説明している(図7)。むしろ、セラミック基板は樹脂基板に比べて耐湿性に優れているため、CSP内部に閉じ込められた水分の蒸発による接続不良が発生しにくいという。また、よく指摘されるコストの高さについては「ここ1年でセラミック基板の価格が1/5に下がっており、コスト競争力は十分」(松下電子)としている。

スルー・ホール型CSP● アンダーフィルを不要に

スルー・ホール型CSPは、NECが「D²BGA」と称して開発した。ポリイミド基板のスルー・ホールをCuメッキで埋め込み、その表面をAuメッキしたパンプとチップのAl電極を、超音波と熱で接合する。

半田パンプを樹脂で補強

NECは、このD²BGAでいち早く0.5mmピッチのCSPを1996年から量産化した。しかし、当時は接続信頼性を確保するために、機器メーカーがアンダーフィルを使うという工夫をせざるを得なかった。CSPの実用化が早かった点で話題を集めたものの、機器メーカーにとってこれは大きな負担だった。

NECは0.5mmピッチのCSPの接続信頼性を確保するため、半田パンプのくびれた部分を樹脂で補強する手法を開発した。ポリイミド系の樹脂を使い、補強後でもパッケージ価格は変わらないという。この補強樹脂によって、従来のアンダーフィルを使ったものと同様の接続信頼性を、アンダーフィルを使わずに実現している(図8)。

チップ接着剤の耐湿性を向上

CSP内部の基板の要素技術として住友ベークライトは、スルー・ホール型CSPの接続信頼性を向上させるポリイミド基板材を開発した。このポリイミド基板材はCu箔の付いた






図8●スルー・ホール型CSPで半田パンプの補強樹脂によって接続信頼性を向上。アンダーフィルを使わずに従来のアンダーフィル付きと同等の接続信頼性を得た(a)。補強樹脂は半田のくびれた部分に形成している(b)。NECのデータ。



図9●チップの接着剤に吸水率の低いポリイミド樹脂を採用。接着剤はCu箔付きポリイミド基板に塗布し一体化している(a)。接着剤の吸水率は通常のポリイミド樹脂の約1/5と低い(b)。住友ベークライトは、このポリイミド基板材の量産ラインを構築中であり、1998年半ばには月産2000m²の規模にする計画である。住友ベークライトのデータ。



ポリイミド基板にチップを封止する接着剤をコーティングしている。この接着剤はポリイミド系樹脂だが、疎水性を示す分子構造を導入しており、吸水率が通常のポリイミド系樹脂





図10 ●日立製作所の「μBGA」の製造フロー
μBGAの製造方法は技術ライセンスを受けた各社によって異なる。日立は生産性を重視して自動化しやすい製造方法を採用した。

図11 ●米テセラ社は米ダウ・コーニング社と共同で新樹脂材を開発
エラストマ、封止樹脂、ダイ接着剤をそれぞれ開発する。米ダウ・コーニング社は1998年初頭から新樹脂材の出荷を開始する計画である。



脂の約1/5と低い(図9)。このため、高温時の水分の蒸発に伴うクラックの発生を抑えることができ、温度サイクルに対する接続信頼性の向上につながる。この基板材は、すでにNECのD²BGAに採用が決まっているが、NECの技術供与先にも広く提供していく。

「μBGA」型CSP ● 各社で独自の工夫が必要

CSPの内部に応力を緩和する機構を設けるために複雑な構造になったCSPが米テセラ社(Tessera, Inc.)開発の「μBGA」である。

製造メーカーによって信頼性にバラつき

μBGAは、ポリイミド基板とチップの間にエラストマと呼ぶ緩衝材を挟み、CSP内部の基板とチップはS字形状のビーム・リードで接続する。このため、チップとマザー・ボードの間で応力が生じていても、エラストマとビーム・リードが緩和する設計になっている。

理想的なCSPだが、実際には実用化が進まなかった。テセラは基本構造を提案しただけであり、材料の最適化や組み立てラインの構築はライセンスを受けた製造メーカーに委ねられていた。このため、「製造メーカー側でかなり工夫しなければ使いモノにならない」(日立製作所)と言う。μBGAをフラッシュ・メモリー向けに選択したインテルも「独自にかなり改良を加えた」としている。テセラ自身も「製造メーカーによって接続信頼性にバラつきがある」(同社 Vice PresidentのThomas Di Stefano氏)と認めている。

エラストマの材質を最適化

日立製作所は様々な工夫によって接続信頼性を確保、-55～+125℃の温度サイクルを1500回繰り返して不良が出ないようにした。

このために同社は例えば、エラストマを印刷法ではなく、テープ状にして張り付ける方

「μBGA」で高信頼性を確保 低コスト化との両立を実現

「μBGAは」、低コストでマザー・ボードとの接続信頼性を確保できるパッケージであると考えている。(図A)。

μBGAは独特な構造を持つ。マザー・ボードとチップ間の熱膨張率差を緩和するために、低膨張係数のエラストマを採用している。これによって半田接合部にほとんど応力がかからないため、接続信頼性を確保する後処理などを追加する必要がない。


さらに、μBGAパッケージの構造は優れた耐湿性を持つ。JEDEC (Joint Electron Device Engineering Council) の規格で「レベルII」の耐湿性を持つとわれわれは評価している。これによって、製品出荷時の包装容器に特別な注意や事前の除湿処理を必要としないで済む。

包装容器の開封後は1年以内であればいつでもマザー・ボード上に実装できる。例えば、部品を実装装置に装填したまま放置することができる。実装終了後に実装していない部品をマウンタから取り外して乾燥ボックスあるいはN₂ボックスに保管する必要がない。こ

れは、パッケージの保管用キャビネットの購入費や維持費を削減するだけでなく、製造工程の大幅な低コスト化につながる。

μBGAは、パッケージの構造が様々な信頼性のニーズに合わせて設定できるという特徴もある。パッケージに対する信頼性は、パッケージを搭載する機器によって異なる。μBGAは、材料と製造工程を変更することにより、携帯電話から厳しい環境下の動作を求められる軍用航空機レベルまで幅広く対応できるパッケージであると

図A●インテルが量産を開始した「μBGA」採用のフラッシュ・メモリー



見ている。

実際にμBGAの信頼性テストを実施したところ、十分に満足できる結果が得られている。500個を超える製品の温度サイクル試験では、-40℃～+85℃で1000回を超えてもパッケージ不良は発生しなかった。また、μBGAを「FR-4」のプリント基板上に実装して同様のテストを行ったが、この場合も極めて良好な結果が得られている。-40～+85℃、および0～+100℃の両方で温度サイクル試験を行った結果、1200個以上の半田接合部において不良は発生しなかった。


(Ron Bauer氏=米インテル社)

メモリー・コンポーネンツ・ディビジョン
テクニカル・マーケティング・エンジニア

法を採用している。これによってエラストマの厚さを均一に制御できるようになり、水分が入り込むような余分なすき間ができなくなった(図10)。さらに、詳細は明らかにしていないが、エラストマの材質やビーム・リードの材質、形状などを最適化している。

テセラ自身も接続信頼性を向上させる材料開発をここへ来て積極的に始めた。「-65～

+150℃の温度サイクル試験で寿命を従来の2倍に延ばすことが可能になった」(テセラのThomas Di Stefano氏)と言う。このために、テセラは米ダウ・コーニング社(Dow Corning Corp.)と共同でエラストマ、封止樹脂、ダイ接着剤を開発した(図11)。ダウ・コーニングはこの樹脂を1998年初頭から出荷する計画である。(朝倉 博史)



CSP
マザー・ボード
ビルドアップ基板
プリント基板

次世代LSI実装技術
誰でも使えるCSPを実現

Part 3

テクノロジー(コスト)

価格対性能比に優れた 新型基板の量産スタート

製造方法の改善で実現

CSP (chip size package) 実装普及のもう一つのネックだった低コスト化の課題を克服できるメドが立った。機器にCSPを搭載する場合、CSPを接続する高密度配線のマザー・ボードが必要である。従来はビルドアップ基板で対応することが多かったが、コストが高かった。この問題を解決できる価格対性能比に優れた新型基板が相次いで登場、量産が始まった。CSPの接続に必要な高密度配線を実現しながら、製造コストはビルドアップ基板に比べて大幅に安い。こうした新型基板の採用によって、ユーザーである機器メーカーが従来のプリント基板と同等のコストでマザー・ボードを調達できるようになった。

CSP (chip size package) の搭載に最適なマザー・ボード向け基板が相次いで登場、量産が始まった。CSPの搭載に必要な高密度配線を実現しながら、基板コストを抑えたモノである(図1)。

CSPを搭載するマザー・ボードは、従来のプリント基板に比べて高密度な配線設計が要求される。これを実現できる基板は、これまでビルドアップ基板しかなかった。ところが、ビルドアップ基板はコストが高いという問題があった。

ここへ来て、こうした問題を解決する価格対性能比の高い新型基板が登場、本格的な量産が始まった。CSPを搭載できる十分な高密度配線が可能で、しかもコストを抑えている。これによって、機器メーカーが従来のプリント基板と同等レベルの基板コストでCSP搭載用のマザー・ボードを調達できるようになった。

低コスト化が進まないビルドアップ基板

ビルドアップ基板は、容易に配線を高密度化できるが、コストが下がりにくかった。

ビルドアップ基板は、通常のプリント基板の上にビルドアップ層と呼ぶ配線層と絶縁層の組み合わせを積層する。このビルドアップ層の各層の厚さは通常のプリント基板に比べて数分の一と薄い。このため、プリント基板と同様に露光した場合、配線やビアをより微細に加工できる。ところが、基板コストが通常のプリント基板の数倍から数十倍と高い。すでに日本アイ・ビー・エム、イビデン、NEC、日本ビクターなどが量産化しているが、こうした基板メーカーの中で「積極的に低コスト化を打ち出すメーカーはほとんどない」(大手民生機器メーカーの実装部門)のが現状である。

理由は大きく二つある。一つは、ビルドアップ基板の構造上の問題による。通常のプリ

ント基板にビルドアップ層を積層していくため、当然プリント基板よりコストが高くなる。ビルドアップ層を形成するための特別な設備投資と感光性樹脂など特殊な材料の調達が必要である。

もう一つは、基板メーカーがビルドアップ基板を高付加価値の製品に位置付けようとしていることである。これまでのプリント基板に対する厳しい値引き要求に「基板メーカーは相当まいっている」(大手基板材料メーカー)。ビルドアップ基板ではむしろ配線の微細化を進め、付加価値を上げることによって収益性を高めようという狙いがある多くの基板メーカーにある。しかし、こうして出来たビルドアップ基板は端子ピッチが0.2mm以下のベアチップ実装には最適だが、0.5mmピッチ以上のCSPには過剰な仕様になる。しかも、コストが高いため、パッケージ内部の基板など小型基板には使えるが、大型のマザー・ボードへの採用は難しい。

ビルドアップ基板とは全く異なる構造で価格対性能比を高めた基板が、松下電子部品の「ALIVH (Any Layer Inner Via Hole)」と東芝の「B²it (Buried Bump Interconnection Technology)」である(図2、表1)。

全層にビアを内蔵できる「ALIVH」

松下電子部品のALIVHは、絶縁層間を接続するビアをどの層にも形成できる。

製造プロセスは以下の通り。まずアラミド繊維製の不織布にエポキシ樹脂を含浸し固化させた絶縁樹脂(プリプレグ)に、レーザー光でビアになる穴を開ける。この穴を導電性ペーストで穴埋めし、2枚のCu箔で挟んで熱圧着した後、Cu配線をパターンニングする。この基板の上下にさらにプリプレグとCu箔を熱圧着し、パターンニングする工程を繰り返して積層していく。

ビルドアップ基板では、ベースのプリント




図1●CSPの搭載に適した新型基板が登場
新型基板は、CSPを搭載するのに十分な配線密度と基板コストを実現する。各基板に対する配線幅、基板コストは現状の代表例であり、技術的な限界を示すモノではない。




図2●価格対性能比の高いCSP搭載基板を実現
製造コストを上げずに配線を高密度化する手法と低コスト・プロセスの採用を実現する基板が登場した。

基板全層をすべて貫通したスルー・ホールが存在する場合が多い。スルー・ホール部に配線を引き回せないだけでなく、スルー・ホール自体の直径もビアの数倍と大きい。これに対して、ALIVHは、どの層も均一にビアを配置できるため単位体積当たりの配線密度が高くなる。この結果、プロセスを微細化せずに基板層数を減らすことができる(図3)。

ALIVHは、このほかに絶縁層の比重が1.4と従来のプリント基板に比べて約30%軽いと




図3 松下電子部品の「ALIVH」
CSPの搭載を想定してシミュレーションした。ALIVHは配線幅を微細化せずに、ビルドアップ基板より基板層数を減らすことができる。松下電子部品のデータ。

いう特徴がある。これが1gでも軽量化を進めたい機器メーカーにとって「大きな魅力」（富士通の携帯電話開発部門）と言う。

印刷法で一気にビアを形成

東芝のB²itは、ALIVHと同様に全層にビアを形成できる特徴を持ちながら、コストを大

幅に低減するプロセスを採用している。このため、「ビルドアップ基板だけではなく、従来のプリント基板よりも製造コストが安くなる可能性がある」（東芝回路部品事業部）と言う。

製造プロセスは以下の通り。まず、Cu箔上にAgペーストで三角錐状のパンプを印刷す

表1 各社の新型基板

各社の公表値。数値は現状の基板仕様であり、技術的な限界を示したものではない。松下電子部品は「ALIVH」の技術をプリント基板大手の日本シイエムケイ（CMK）に技術供与し、供給体制の拡充を図った。

メーカー名	松下電子部品	東芝	日立化成工業
名称	「ALIVH」	「B ² it」	「HITAVIA」
最小配線幅/間隔 (μm)	60/90	100/100	75/75
最小ビア径 (μm)	200	300	100
ビア形成法	レーザー	印刷法	--
直上ビアの対応	可能	可能	困難
絶縁樹脂の材質	アラミド-エポキシ	ガラス-エポキシ、BTレジン、PPE	エポキシ
絶縁樹脂の比誘電率	4.1	3.5～4.8	3.98
配線のピール強度 (kN/m)	1.3～1.5	1.4～2.3	2.3
備考	日本CMKに技術供与	ビア形成に特殊なAgペーストを採用	ドライ・フィルムを採用




図4 東芝の「B&it」
通常のプリント基板上にB&itを積層する複合型も品ぞろえしている。東芝のデータ。

る。このパンプ付きCu箔と、絶縁層になるプリプレグを重ねて圧着する。パンプが絶縁層を突き破り、パンプ先端が露出する。これがビアになって層間を導通させる。Cu箔をパターニング後、さらにプリプレグとパンプ付きCu箔を重ねて圧着し、積層していく(図4)。

一般的に基板コストの中でビアの形成コストの占める割合が大きい。最もコストが安いのがドリルによる穴開け後、Cuメッキする方法だった。これに対してB&itは、パンプ印刷と圧着で一気に形成してしまうため格段に効率が良い。当初、パンプ先端とCu箔との接続が十分か否か心配されたが、双方の界面に金属間化合物を形成しながら接合しており「接続抵抗が低く、全く問題ない」(東芝)としている。




図5●日立化成工業の「HITAVIA」
ビアをドリルで開けるドリル型とレーザーで開けるレーザー型がある。ドリル型は0.8mmピッチ以上のCSPを搭載できる。日立化成工業のシミュレーション・データ。

低コスト版のビルドアップ基板を開発

ビルドアップ基板で低コスト化の試みが全くないわけではない。日立化成工業は低コスト版のビルドアップ基板「HITAVIA」を開発、量産を開始した。ただし、対象になるCSPの端子ピッチが0.8mm以上という制限がある(図5)。

一般的なビルドアップ基板は、ビアの穴開け方法として感光性樹脂を使った露光プロセスを採用する。これに対し、HITAVIAはドリルを採用した。さらに、絶縁樹脂をドライ・フィルム化し張り付ける方法を採用することによって、塗布装置を不要にした。こうして出来たビルドアップ基板は、「0.8mmピッチのCSPまでならば対応できる」(日立化成)としている。

(朝倉 博史)





CSP
製造装置
検査装置
部品・材料

次世代LSI実装技術
誰でもCSPを実現
使える

Part 4

プロダクト

世界初のCSPディレクトリ 本誌が徹底調査

製造装置、部品・材料の開発が進展

CSP (chip size package) 実装関連の製造装置、部品・材料の開発が活発になってきた。CSPの普及に合わせて製造装置、部品・材料といった周辺インフラストラクチャの整備が急速に進展している。CSP市場で新規に参入するメーカーも相次いで出てきている。この動きをとらえて「CSP関連の製造装置メーカー、部品・材料メーカー」を本誌が独自に初めて調査した。「セミコン・ジャパン97」の出展社を中心に製造装置メーカーと部品・材料メーカーに対し、CSP関連の取り扱い製品について1997年12月下旬にアンケート調査を実施、79社が回答した。CSP関連の製造装置、部品・材料をメーカーごとに一覧できる世界初のディレクトリである。

CSP (chip size package) の爆発的な普及が始まったことに対応して、CSP関連の製造装置、部品・材料といった周辺のインフラストラクチャが急速に整備されてきた。

こうした動きを見渡すために、本誌が独自に「CSP関連の製造装置メーカー、部品・材料メーカー一覧」を作成した (pp.62-64を参照)。CSP関連に特化したこのようなディレクトリは過去になかった。

調査は1997年12月下旬に実施、1997年12月3日～5日に開催された「セミコン・ジャパン97」の出展社を中心にアンケート調査した。合計79社からCSP関連の製造装置、部品・材料を製品として取り扱うとの回答があった。

実際にセミコン・ジャパン97に来場した大手LSIメーカーのパッケージ開発担当者は、「CSP対応をうたっている展示がよく目になった」と指摘している。

CSPの信頼性を支える周辺インフラ

CSPの本格的な普及が始まったのは、CSPの接続信頼性を上げることができたからである。この実現に、製造装置、部品・材料の進展が大きく寄与した。

CSP製造装置を導入した生産ラインの自動化は、接続信頼性の確保には不可欠だった。CSPの構造を改良しても、安定した品質を維持できる製造装置ができなければ無意味になってしまう。ここへ来て製造装置各社が、CSP製造装置の製品開発に本格的に取り組み始めた。

部品・材料の新たな開発もCSPの接続信頼性を上げるためには欠かせない。例えば、CSPを構成する樹脂の耐湿性や密着性が良くなければ、CSPの基本的な接続信頼性を確保できない。米テセラ社 (Tessera, Inc.) が開発した「 μ BGA」のように、応力を緩和するエラストマの性能によって接続信頼性のレベルが




図1●CSP製造関連、CSP実装関連の製造装置、部品・材料
CSP関連の主な製造装置、部品・材料を挙げた。ここでは検査装置も製造装置の分類の中に入れている。

大きく左右されるモノもある。こうした事情から、多くの樹脂材料メーカーがCSP向けの樹脂開発に注力し始めている。

製造関連と実装関連に分かれる

CSP関連の製造装置、部品・材料は、CSPの製造関連とCSPの実装関連の大きく二つに分類できる（図1）。CSP製造関連はLSIメーカーやパッケージ組み立てメーカーが採用し、CSP実装関連は機器メーカーが採用する。

CSPの製造関連は、チップから始まりCSPの組み立ておよび検査の工程で必要になる製造装置、部品・材料である。製造装置は、チップをCSP内部の基板に接着するダイ・ボンダー、チップ電極とCSP内部の基板電極を接続するチップ・ボンダー、複数のCSPを同時に組み立てた時に各CSPを切断するCSP切断装置、CSP内部の基板に半田パンパを付ける半田パンパ形成装置などがある。

部品・材料は、CSPを構成する各種基板、ダイ接着剤、封止樹脂、半田ボール、CSP内部の基板とチップを接続する時に使うボンディング・ツール、CSPをバーンインおよび検査する時にCSPを装着するためのソケット、ソケット内部でCSP端子と電気接続するためのキャリア材などがある。

CSPの実装関連は、CSPをマザー・ボード上に実装および検査するための装置、部品・材料である。製造装置は、CSPをマザー・ボード上に搭載するCSPマウンタ、CSPの接続不良を修整するCSPリワーク装置などがある。検査装置は、X線や超音波を使って接続不良を検出するCSP実装検査装置がある。

部品・材料は、CSPを供給するトレイ、CSPを搭載する各種マザー・ボード、CSPとマザー・ボードの間に封入する樹脂としてアンダーフィル材などがある。

（朝倉 博史、金 勝教）

CSP関連の製造装置，部品・材料メーカー一覧

会社名	ダイ・ボンダー	チップ・ボンダー	樹脂封止装置	半田パンパ形成装置	CSP切断装置	CSPマウンタ	CSP供給リール	CSPリワーク装置	その他の製造装置	CSP実装検査装置	CSPハンドラ	パニンイン装置	CSP機能検査装置	製造用テープ基板	製造用ビルドアップ基板	製造用セラミック基板	ダイ接着剤	エラストマ	ボンディング・ツール	封止樹脂	半田ボール	トレイ	実装用テープ基板	実装用ビルドアップ基板	実装用セラミック基板	アンダーフィル材	機能検査ソケット	パニンイン・ソケット	ソケット用キャリア材	その他の部品・材料
アークテック										●																				●
旭ダイヤモンド工業																				●										●
アドバンテスト										●																				
アピックヤマダ			●		●																									
安藤電気										●	●																			
石井工作研究所					●						●																			
伊藤忠商事	●	●	●	●	●	●				●	●	●	●	●	●	●						●								
伊藤忠テクノマックス			●	●		●					●			●	●															
稲畑産業		●							●		●																			
岩谷産業	●	●	●	●	●	●			●		●											●								
インダストリアルサプライヤーズ																										●				
インテスト																											●			●
上野精機			●	●																										
ウエルズ・ジャパン									●																		●			
宇部興産																						●	●							
エア・テクノ事業協同組合															●															
エー・ティー・イー・サービス																														●
エス・イー・アール																											●			
エム・シー・エレクトロニクス											●																			
エンプラス																												●		
オリンパス販売											●																			
カール・ズース・ジャパン	●		●																											
カイジョー	●	●	●	●	●	●				●	●																			
笠作エレクトロニクス																											●			●

- ¹はボンディング・ステージ，吸着ノズル
- ²はボール・フラックス洗浄機
- ³はボール・マウンタ，リフロー装置，洗浄装置
- ⁴はテスト・ボード
- ⁵はCSP用自動ローダー，アンローダー
- ⁶は超低温冷却装置
- ⁷はテスト・フィクスチャ，テスト・ボード
- ⁸はBGA外観検査装置
- ⁹はパンプ検査装置，パッケージ外観検査装置
- ¹⁰はパニンイン・ボード，ピッチ変換基板

会社名	ダイ・ボンダー	チップ・ボンダー	樹脂封止装置	半田パンパ形成装置	CSP切断装置	CSPマウンタ	CSP供給リール	CSPリワーク装置	その他の製造装置	CSP機能検査装置	バーニン装置	CSPハンドラ	CSP実装検査装置	その他の検査装置	製造用ビルドアップ基板	製造用ビルドアップ基板	製造用セラミック基板	ダイ接着剤	エラストマ	ボンディングツール	封止樹脂	半田ボール	トレイ	実装用テーパー基板	実装用ビルドアップ基板	実装用セラミック基板	アンダー・フィル材	機能検査ソケット	バーニン・ソケット	ソケット用キャリア材	その他の部品・材料
鹿島エレクトロ産業									● ¹¹																						
完エレクトロニクス	●	●								●	●	●			●	●				●					●					●	
キューリック・アンド・ソファ・ジャパン									● ¹²																						
共和電子												●																			● ¹³
桑野電機												●																			
コマツ													● ¹⁴																		
サヤカ				●																											
三洋ハイテクノロジー					●																										
JSR																															
システム・マーケティング											●																●	●			
シノン電気産業																							●								
益谷工業		●	●	●																											
新川	●	●	●	●	●							● ¹⁵																			
新光電気工業													●		●								●	●							
新鶴海興産						●						●																			
ジャパン・イー・エム			●									●	● ¹⁶																		
鈴木												● ¹⁷																			
住友金属鉱山													●	●	●	●					●	●		●	●						● ¹⁸
住友スリーエム													●	●	●	●					●	●	●	●	●			●			
住友ベークライト													●	●	●	●				●	●	●	●	●	●	●					
ソギア													● ¹⁹								●	●		●	●						
田中貴金属販売															●					●	●	●	●	●	●						
田中電子工業																					●	●									
タバイエスベック											●		● ²⁰																		
筑波精工			●		●																										
ティコクテーピングシステム				●	●							●																			
テクノアルファ															●					●	●					●					
テスコ	●				●								● ²¹																		

¹¹はテーピング・マシン

¹²はワイヤー・ボンダー、TABボンダー

¹³はバーニン・ボード用基板

¹⁴はCSP外観検査装置

¹⁵はパッケージ外観検査装置

¹⁶はメタル・マスク検査装置、実装前完成プリント基板外観検査装置

¹⁷はBGA外観検査装置

¹⁸はスティフナ、ボンディング・ワイヤー

¹⁹はZ軸対応の測長機

²⁰はボンディング・ワイヤー

²¹は半導体パラメータ自動評価システム、酸化膜経時破壊評価システム、エレクトロマイグレーション評価システム

²²はバーニン・ボード・テスター

会社名	ダイ・ボンダー	チップ・ボンダー	樹脂封止装置	半田ハンダ形成装置	CSP切断装置	CSPマウンタ	CSP供給リール	CSPリワーク装置	その他の製造装置	CSP機能検査装置	ハンディン装置	CSPハンドラ	CSP実装検査装置	その他の検査装置	製造用テーパー基板	製造用ビルドアップ基板	製造用セラミック基板	ダイ接着剤	エラストマ	ボンディング・ツール	封止樹脂	半田ボール	トレイ	実装用テーパー基板	実装用ビルドアップ基板	実装用セラミック基板	アンダー・フィル材	機能検査ソケット	ハンディン・ソケット	ソケット用キャリア材	その他の部品・材料
テラダイン										●																					
東芝メカトロニクス	●	●	●			●																									
東レ															●			●	●		●										
戸高製作所													●	●	●																
巴川製紙所																															●
日東電工															●						●										
ニデック															●																
日本アビオニクス															●																
日本発条										●					●													●	●		●
日本ヒューレット・パカード													●	●	●																
日本ポリベンコ																															●
バンガードシステムズ									●																						
日立化成工業															●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●
日立東京エレクトロニクス	●		●																												
富士通東北エレクトロニクス												●																			
ポニー工業															●																
松下電器産業		●	●			●		●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●	●
丸紅マシナリー									●				●																		
ミズズFA			●																												
緑屋電気												●																			
ミナトエレクトロニクス									●																						
安永															●																
山一電機																															
ヤマト硝子									●														●								
ヨコオ															●																
横河電機												●																			
レスカ									●																						

- はバンプの平坦度、ピッチなどの検査ユニット
- はTABテープ用接着剤
- はウェーハ形状での外観検査
- はCSP基板パターン外観検査装置
- は基板検査用プローブ・ユニット
- はソケット用、キャリア材用エンジニアリング・プラスチック素材
- はエンボス・テーピング装置
- はマイクロフォーカスX線TV検査装置
- は寸法測定機
- はバンプ高さ検査装置、CSPボール高さ、ボール径検査装置
- はプラズマ・アッシャ、クリーナ
- はCSP検査用ソケット
- はボンディング・テスター